台湾专利TW201320127A 去耦合元件及其製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
一種去耦合元件包括：導線架、多個電容單元、保護層以及封裝元件。導線架包括：陰極端子部，及位於陰極端子部的兩端而彼此對向的至少兩個陽極端子部，兩陽極端子部是利用導電線而彼此電性相連。多個電容單元相互並聯且設置在導線架上，每一電容單元具有彼此對向的陰極部與陽極部，陰極部電性連接到陰極端子部，陽極部電性連接到陽極端子部。保護層至少包覆電容單元的陽極部與陰極部至少其中之一。封裝元件覆蓋導線架、電容單元以及保護層，且封裝元件露出導線架的底面。
公开号:TW201320127A
申请号:TW100141045
申请日:2011-11-10
公开日:2013-05-16
发明作者:Yi-Hsiu Pan；Yu-Ting Cheng；Li-Duan Tsai；Chi-Lun Chen；Cheng-Liang Cheng
申请人:Ind Tech Res Inst；
IPC主号:H01G9-00

专利说明:
去耦合元件及其製造方法
本發明是有關於一種去耦合元件，且特別是有關於一種具有良好的元件特性的去耦合元件。
固態電解電容器具有小尺寸、大電容量、頻率特性優越等優點，而可使用於中央處理器(Central Processing Unit,CPU)的電源電路的去耦合(Decoupling)作用上。
一般而言，可在導線架上堆疊多個電容單元來形成具有高電容量的固態電解電容器。圖25為一種固態電解電容器的局部示意圖。請參照圖25，在固態電解電容器400中，多個電容單元410堆疊在導線架420上。每一電容單元410具有陰極部412與陽極部414。導線架420具有陰極端子422與陽極端子424。堆疊完成後的多個陽極部414藉由陽極焊點430而彼此電性連接到陽極端子424。然而，固態電解電容器400還需進行後續的熱處理測試，此時，外來水氣W與熱能H容易使得陽極焊點430氧化絕緣或剝落，造成多個陽極部414之間的電性連接不良，電容量將等比例巨幅下降。
再者，若外來水氣W滲入電容單元410的陰極部412中，將造成假性電容量和固態電解電容器400的單位時間內因發熱而消耗的能量(損耗因子,Dissipation Factor)升高，以及固態電解電容器400的可靠性下降等問題。
本發明的實施例提供一種去耦合元件，具有保護內部元件的保護層，能夠防止外界的水氣與氧氣對於去耦合元件的內部元件產生破壞，進而使去耦合元件具有良好的元件特性。
本發明的實施例提出一種去耦合元件的製造方法，能夠製造出上述的去耦合元件。
本發明實施例的去耦合元件包括：導線架、多個電容單元、保護層以及封裝元件。導線架包括：陰極端子部，及位於陰極端子部的兩端而彼此對向的至少兩個陽極端子部，兩陽極端子部是利用導電線而彼此電性相連。多個電容單元相互並聯且設置在導線架上，每一電容單元具有彼此對向的陰極部與陽極部，陰極部電性連接到陰極端子部，陽極部電性連接到陽極端子部。保護層至少包覆電容單元的陽極部與陰極部至少其中之一。封裝元件覆蓋導線架、電容單元以及保護層，且封裝元件露出導線架的底面。
在本發明的一實施例中，上述的保護層的材料是選自於矽樹脂(silicon resin)、矽橡膠(silicon rubber)、環氧樹脂(epoxy resin)、聚醯亞胺(polyimide)、聚四氟乙烯(polytetrafluoroethylene,PTFE)、聚氨基甲酸酯(polyurethane)、液晶塑膠(liquid crystal plastic)及其組合。
在本發明的一實施例中，上述的多個電容單元位於同一平面上彼此並聯排列，且設置在導線架上。
在本發明的一實施例中，上述的多個電容單元彼此交錯堆疊並聯排列，且設置在導線架上。
在本發明的一實施例中，上述的去耦合元件更包括：多個導電間隙物，位於彼此堆疊的電容單元的陽極部之間。
在本發明的一實施例中，上述的陰極端子部具有一空隙，且導電線設置於該空隙中。
在本發明的一實施例中，上述的導電線為連續彎曲結構。
在本發明的一實施例中，上述的去耦合元件更包括一具有電感特性的元件，串聯或並聯於導電線。
在本發明的一實施例中，上述的陰極端子部更包括：粗糙化結構，位於陰極端子部的表面。
在本發明的一實施例中，上述的封裝元件為一封裝層，封裝層部分包覆電容單元以及導線架，封裝層露出陰極端子部與陽極端子部的底面。
在本發明的一實施例中，上述的陰極端子部與陽極端子部更包括：一嵌接結構，設置於陰極端子部的邊緣以及陽極端子部的邊緣，且嵌接結構卡合於封裝層中。
在本發明的一實施例中，上述的封裝層完全包覆導電線、或露出部分導電線。
在本發明的一實施例中，上述的封裝元件包括：彼此對向的第一蓋體以及第二蓋體，第一蓋體與第二蓋體包覆電容單元，且第一蓋體露出陰極端子部與陽極端子部的底面。
在本發明的一實施例中，上述的封裝元件包括：一第一蓋體以及一封裝層，第一蓋體露出陰極端子部與陽極端子部的底面，且封裝層填入到第一蓋體中，第一蓋體與封裝層包覆該些電容單元。
在本發明的一實施例中，上述的陰極端子部與陽極端子部更包括：一嵌接結構，設置於陰極端子部的邊緣以及陽極端子部的邊緣，且嵌接結構卡合於第一蓋體。
在本發明的一實施例中，上述的去耦合元件更包括：至少一陶瓷電容，並聯於陰極端子部與陽極端子部之間。
在本發明的一實施例中，上述的去耦合元件更包括：一電磁波阻隔板，覆蓋於電容單元的上方。
在本發明的一實施例中，上述的電磁波阻隔板與電容單元為電性連接。
在本發明的一實施例中，上述的每一電容單元包括：閥金屬層、介電層、導電高分子層以及陰極導電層。介電層形成於閥金屬層上。導電高分子層形成於介電層上。陰極導電層形成於導電高分子層上。
在本發明的一實施例中，上述的每一電容單元為鉭質電容的電容單元，閥金屬層為鉭金屬，介電層為鉭氧化物，陰極導電層為碳膠-銀膠混合物，其中，陽極部至少包括一延伸導電線，電性連接於陽極端子部。
在本發明的一實施例中，上述的閥金屬層的材質選自於鋁、鉭、鈮、氧化鈮、鈦及其組合，且介電層為該閥金屬層的金屬氧化物。
在本發明的一實施例中，上述的去耦合元件更包括：一絕緣層，設置於導電線上方，絕緣層使陰極端子部與陽極端子部彼此電性絕緣。
在本發明的一實施例中，上述的電容單元於一設定方向上排列，且相鄰兩電容單元的該些陽極部以預定的間隔數D而彼此交錯設置，D大於等於1。
在本發明的一實施例中，上述的陰極端子部與陽極端子部包括：多個端子結構，這些端子結構彼此相鄰排列，且相鄰的這些電容單元的陽極部與陰極部是交替排列。
本發明的實施例還提供一種去耦合元件的製造方法。首先，提供導線架，包括：陰極端子部，及位於陰極端子部的兩端而彼此對向的至少兩個陽極端子部，兩陽極端子部是利用導電線而彼此電性相連。接著，提供多數個電容單元，這些電容單元相互並聯且設置在導線架上，每一電容單元具有彼此對向的陰極部與陽極部，陰極部電性連接到陰極端子部，陽極部電性連接到陽極端子部。繼之，提供保護層，至少包覆電容單元的陽極部與陰極部至少其中之一。之後，提供封裝元件，覆蓋導線架、電容單元以及保護層，且封裝元件露出導線架的底面。
基於上述，本發明的去耦合元件具有保護層，此保護層塗佈在電容單元的陽極部與陰極部至少其中之一，如此一來，可防止高溫高濕條件下陽極焊點的氧化問題，且可防止水氣滲透進入電容單元的導電高分子層及介電層之間所造成的假性電容量現象。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖示作詳細說明如下。
本發明實施例的去耦合元件包括：導線架、多個電容單元、保護層以及封裝元件。導線架包括：陰極端子部，及位於陰極端子部的兩端而彼此對向的至少兩個陽極端子部，兩陽極端子部是利用導電線而彼此電性相連。多個電容單元相互並聯且設置在導線架上，每一電容單元具有彼此對向的陰極部與陽極部，陰極部電性連接到陰極端子部，陽極部電性連接到陽極端子部。保護層至少包覆電容單元的陽極部與陰極部至少其中之一。封裝元件覆蓋導線架、電容單元以及保護層，且封裝元件露出導線架的底面。
特別是，利用保護層來保護彼此並聯的電容單元的陽極部與陰極部至少其中之一，而能夠避免外界的水氣、熱能對於電容單元造成的影響。
另外，本發明實施例的去耦合元件可以採用多數個電容單元在同一平面排列且彼此並聯的方式，或者是彼此交錯堆疊並聯排列的方式，製程簡單且可降低等效串聯電阻(ESR)。
再者，電容單元採用具有陰極部與陽極部的片狀單元電極，非採用貫通型單元電極，製程較為簡單。導線架的至少兩個陽極端子部是彼此連通而形成傳輸線結構。此傳輸線結構在高頻狀態下會形成電感而可與電容單元的電容形成濾波器。
並且，導線架可具有多端子結構，且使相鄰端子之間的電流傳輸距離縮短，以降低等效串聯電感(ESL)。以下將舉出數個實施例來進一步說明本發明的技術內容。 [電容單元在同一平面並聯排列的去耦合元件]
圖1A～圖1C為本發明實施例的一種去耦合元件的導線架與電容單元的示意圖。圖2A與圖2B分別為本發明實施例的一種去耦合元件及其等效電路的示意圖，此實施例中，多個電容單元120可位於同一平面上彼此並聯排列，且設置在導線架110上。
請同時參照圖1A～圖1C、圖2A～圖2B，去耦合元件100包括：導線架110以及多數個電容單元120。導線架110包括：陰極端子部112，及位於陰極端子部112的兩端而彼此對向的至少兩個陽極端子部114a、114b。兩個陽極端子部114a、114b是利用導電線116而彼此電性相連。電容單元120設置在導線架110上。每一電容單元120具有彼此對向的一陰極部122與一陽極部124。
這些電容單元120於同一平面上以N個一組(圖2中的N等於2)的方式排列成第一電容單元組CU1。第一電容單元組CU1的這些電容單元120相互並聯，且N大於等於2。電容單元120的數量可為偶數。電容單元120的陰極部122電性連接到陰極端子部112。電容單元120的陽極部124電性連接到陽極端子部114a、114b。
請繼續參照圖1A，陰極端子部112可具有空隙S，導電線116設置於空隙S中。空隙S可將陰極端子部112劃分成兩個子陰極端子部112a、112b(sub cathode terminal portion)，而使導電線116位於兩個子陰極端子部112a、112b之間的空隙S中。如此，導線架110的陰極端子部112、陽極端子部114a、114b與導電線116可位於同一平面中，而可確保多個電容單元120的陰極部112與陽極部114a、114b能夠位於導線架110的同一個平面上。結果是，能夠提昇後續多個電容單元120彼此電性連接的良率。
另外，陰極端子部112可更包括：粗糙化結構118，位於陰極端子部112的表面。該粗糙化結構118可提昇電容單元120與陰極端子部112之間的接著效果。該粗糙化結構118可利用對於陰極端子部112進行模壓製程而形成。再者，去耦合元件100可更包括：絕緣層130，設置於導電線116上方，絕緣層130使陰極端子部112與陽極端子部114a、114b彼此電性絕緣。通常，絕緣層130可使用絕緣膠帶貼附在導線架110的適當位置上。
請參照圖1B與圖1C，電容單元120可為片狀電容單元，在相對向的兩端各自具有一個陰極部122與一個陽極部124。從電容單元120的A-A’剖面線可見到電容單元120的內部結構，亦即，電容單元120可包括：閥金屬層120a、介電層120b、導電高分子層120c以及陰極導電層120d。介電層120b形成於閥金屬層120a上。導電高分子層120c形成於介電層120b上。陰極導電層120d形成於導電高分子層120c上。
閥金屬層120a的材質可選自於鋁、鉭、鈮、氧化鈮、鈦及其組合。介電層120b可為利用介電材料塗佈於閥金屬層120a上而形成。介電層120b也為利用化學陽極處理而閥金屬層120a的表面進行氧化而形成的金屬氧化物。
另外，在電容單元120中，可在陰極部122與陽極部124之間設置絕緣部126，以隔絕陰極部122與陽極部124。
請參照圖2A，在去耦合元件100中，多個電容單元120於同一平面上以N個(圖2中N等於2)一組的方式排列成第一電容單元組CU1，且電容單元120彼此之間為並聯。可注意到，第一電容單元組CU1中的兩個電容單元120是排列於同一平面上、而沒有彼此堆疊。在本發明中，所謂「同一平面」的意義是：第一電容單元組CU1中的每一個電容單元120以排列於同一層。
由圖2A可見到，位於圖2A的圖面之上方及下方的兩個電容單元120，各自的陰極部122是彼此相鄰的、而各自的陽極部124是彼此遠離的。陰極部122可幾乎覆蓋陰極端子部112的所有面積以達到良好的電性連接效果。承上述，去耦合元件100採用多數個電容單元120在同一平面排列且彼此並聯的方式，製程相當簡單、且可有效地降低等效串聯電阻(ESR)。
值得注意的是，如圖2A所示，去耦合元件100具有保護層PL，包覆電容單元120的陽極部124與陰極部122至少其中之一。圖2A僅繪示保護層PL包覆電容單元的陽極部124。實際上，保護層PL亦可同時包覆陽極部124與陰極部122；或者保護層PL也可僅包覆陰極部122。
保護層PL的材料可選自於矽樹脂、矽橡膠、環氧樹脂、聚醯亞胺、聚四氟乙烯、聚氨基甲酸酯、液晶塑膠及其組合。保護層PL可防止高溫高濕條件下陽極焊點的氧化問題，可確保陽極部124彼此之間的電性連接良好。並且，保護層PL還可防止水氣滲透進入電容單元120的導電高分子層120c及介電層120b之間，避免產生假性電容現象。
另外，如圖2B的等效電路圖所示，導電線116所構成的傳輸線結構在高頻運作的狀態下會產生電感L，而此電感L與兩個電容單元120的電容C之間會形成CLC電路，亦即所謂的π型濾波器。如此一來，可以有效地去除高頻運作時的電子雜訊。
圖3為本發明實施例的另一種去耦合元件的示意圖。請參照圖3，去耦合元件101與圖2A所示的去耦合元件100類似，相同的元件以相同的符號標示。圖3的去耦合元件也具有保護層PL。在圖3的實施例中，保護層PL繪示的是同時包覆電容單元120的陰極部122與陽極部124的情形。
如圖3所示的多個電容單元120於同一平面上以N個一組(圖3中的N等於4)的方式排列成第一電容單元組CU1，且此第一電容單元組CU1的這些電容單元120相互並聯。如此，可以於導線架110上以同一平面排列的方式，任意排列適當數量的電容單元120，而得到所需要的電容容量數值的去耦合元件。由於在同一平面上排列多個電容單元120的方式相當簡單，所以可提昇製程的效率。
圖4為本發明實施例的又一種去耦合元件的剖面示意圖，圖4的剖面是由圖2A的B-B’線方向來觀看而得。請參照圖4，該電容單元組為多數層時，該些電容單元組是以堆疊方式排列。更詳細而言，在此去耦合元件102中，電容單元120還可於同一平面上以N個一組的方式排列成一第二電容單元組CU2，此第二電容單元組CU2的這些電容單元120相互並聯，且第二電容單元組CU2堆疊於第一電容單元組CU1上。
也就是說，可以在導線架110的平面的法線方向上堆疊多組上述的電容單元組，且電容單元組的堆疊數量是可選擇的。如圖4所示，電容單元組CU2～CU4可彼此堆疊於第一電容單元組CU1的上方，亦即，總共堆疊四組電容單元組CU1～CU4，以得到大電容量的去耦合元件102。
請再參照圖4，電容單元120彼此之間可利用導電膠140來進行電性連接。並且，可注意到，導電膠140可配合陰極端子部112a上的粗糙化結構118，而使電容單元120與陰極端子部112a形成良好的接著。可注意到，保護層PL覆蓋於彼此堆疊且電性連接的陽極部124之間，能夠防止來自外界的水氣、熱能進入到陽極部124之間的陽極焊點，可確保多個電容單元120之間具有良好的電性連接特性。
另外，還可根據設計需要來調控導電線116所構成的電感值的大小。圖5為本發明另一實施例的去耦合元件的示意圖，其中省略了電容單元。請參照圖5，此去耦合元件103中，導電線116a可為連續彎曲結構。此連續彎曲結構的導電線116a可以是利用沖壓或蝕刻等方式來形成。連續彎曲結構可以是利用正弦波(sin波)、方波、鋸齒狀等可增加導電線116的總長度之形狀，藉此，可調整導電線116a的總長度與面積，進而調控在高頻運作下的去耦合元件103的電感值。
圖6為本發明又一實施例的去耦合元件的示意圖，其中省略了電容單元。請參照圖6，此去耦合元件104可更包括一具有電感特性的元件150，串聯或並聯於導電線116。此具有電感特性的元件150例如是晶片電感。藉此，可調控在高頻運作下的去耦合元件104的電感值。
圖7為本發明再一實施例的去耦合元件的剖面示意圖。請參照圖7，去耦合元件105可包括：封裝元件160，覆蓋導線架110、電容單元120以及保護層PL，且封裝元件160露出導線架110的底面。
圖7中，保護層PL包覆彼此堆疊的多個電容單元120的整體，且封裝元件160進一步包覆保護層PL，亦即，保護層PL位於封裝元件160與電容單元120之間。封裝元件160也可使用在上述的去耦合元件100～104中，以將具有保護層PL的去耦合元件100～104包覆起來。
在圖7的實施例中，封裝元件160可以是封裝層(亦即利用封裝樹脂形成的膜層)。封裝元件160(封裝層)部分包覆這些電容單元120以及導線架110，封裝元件160(封裝層)露出陰極端子部112a與陽極端子部114a、114b的底面BS。藉由封裝元件160(封裝層)可將電容單元120與導線架110整合為一個元件。在圖7的實施例中，利用封裝元件160(封裝層)與保護層PL的搭配，使得去耦合元件105除了具有保護層PL所提供的保護作用之外，還具有封裝元件160所提供的隔絕外界的空氣、水氣等的保護作用。
另外，由於封裝元件160(封裝層)可全面地覆蓋電容單元120，所以，保護層PL可以僅設置在去耦合元件105需要加強保護之處即可，可節省材料的成本。
圖8為由圖7的底面來觀看該去耦合元件的示意圖。圖9A～圖9C分別為沿著圖8中的C-C’線、D-D’線與E-E’線的剖面示意圖，圖9A～圖9C中省略電容單元的繪示。
請同時參照圖7、圖8、圖9A～圖9C，在去耦合元件105中，子陰極端子部112a、112b與陽極端子部114a、114b可更包括：嵌接結構170，設置於子陰極端子部112a、112b的邊緣以及陽極端子部114a、114b的邊緣，且嵌接結構170卡合於封裝元件160(封裝層)中。
嵌接結構170可使導線架110更穩固地固定於封裝元件160(封裝層)中，增加封裝層對於導線架110與電容單元120的包覆效果與穩定性。嵌合結構170例如是對於陰極端子部112a、112b的邊緣以及陽極端子部114a、114b的邊緣進行加壓而形成。
另外，可注意到，如圖9C所示，封裝元件160(封裝層)可完全包覆導電線116。然而，在另外的實施例中，封裝元件160也可露出部分導電線116(未繪示)。在封裝元件160露出部分的導電線116的實施例中，可以輕易地利用如圖6所示的技術，於露出的導電線116上設置具有電感特性的元件150來進行電感調控。
圖10為本發明實施例的再一種去耦合元件的示意圖。請參照圖10，去耦合元件106也包括保護層PL，圖10的去耦合元件例如是僅包覆電容單元120的陰極部122。特別是，去耦合元件106可更包括：至少一陶瓷電容180(圖10中繪示4個)，並聯於陰極端子部112a、112b與陽極端子部114a、114b之間。利用額外地並聯陶瓷電容180，則可根據設計需要而調控去耦合元件106的電容量。
圖11為本發明實施例的又一種去耦合元件的示意圖。請參照圖11，圖11的去耦合元件107類似於圖4的去耦合元件102。值得注意的是，去耦合元件107更包括：一電磁波阻隔板190，覆蓋於電容單元120的上方。利用電磁波阻隔板190可隔絕外界電磁波對於去耦合元件107的電磁波干擾。電磁波阻隔板190可以是金屬板。
請再參照圖11，電磁波阻隔板190可以是遮蔽型(反射型)、吸收型、或是結合遮蔽型與吸收型的多層型複合結構，例如：可利用金屬材料、導電高分子材料、磁性金屬氧化物、奈米級複合材料等來製作，以隔絕外界電磁波對於去耦合元件107的干擾。電磁波阻隔板190也可以阻隔去耦合元件107內部電源訊號傳輸所產生的電磁波，以避免該電磁波干擾位於去耦合元件107外部的主動元件(未繪示)。如圖11所示，電磁波阻隔板190亦可經由導電膠140與電容單元120的陰極部122電性連接而接地。然而，在另外的實施例中，電磁波阻隔板190也可不與電容單元120的陰極部122電性連接。
圖12A～圖12B為本發明又兩個實施例的去耦合元件的剖面示意圖。請先參照圖12A，也可利用兩個蓋體來包覆多個電容單元120，相同的元件標示以相同的符號。如圖12A所示，去耦合元件107a中，封裝元件160包括：彼此對向的第一蓋體160a以及第二蓋體160b，第一蓋體160a與第二蓋體160b包覆多個電容單元120，且第一蓋體160a露出陰極端子部112a、與陽極端子部114a、114b的底面。利用兩個蓋體160a、160b將多個電容單元120包覆起來的封裝元件160，具有：容易製作與組裝快速的優點。
請再參照圖12B，也可利用一個蓋體搭配封裝層來包覆多個電容單元120。如圖12B所示，去耦合元件107a1中，封裝元件160包括：第一蓋體160a以及封裝層R，藉由第一蓋體160a與封裝層R共同包覆多個電容單元120。封裝層R可以是能夠阻水氣(water-resist)的樹脂層或其它類似的材料。藉由將封裝層R填入到第一蓋體160a中來取代第二蓋體160b，除了具有容易製作的優點之外，還可大幅度地提昇去耦合元件107a1的抗水氣特性。同樣地，第一蓋體160a可露出陰極端子部112a、與陽極端子部114a、114b的底面。
另外，陰極端子部112a與陽極端子部114a、114b可更包括：嵌接結構170，設置於陰極端子部112a的邊緣以及陽極端子部114a、114b的邊緣，且嵌接結構170卡合於第一蓋體160a。結果是，可利用嵌接結構170與第一蓋體160a的結合，使整個去耦合元件107a的結構更為穩固。再者，第一蓋體160a會多出在導線架110四周的延伸部160a1。在堆疊完多個電容單元120後，將第二蓋體160b組裝到第一蓋體160a上。
在圖12的實施例中，利用保護層PL與封裝元件160(第一蓋體160a與第二蓋體160b)的搭配，可利用第一蓋體160a與第二蓋體160b的簡易組裝，而提昇封裝的組裝速度。圖12中，保護層PL可同時包覆電容單元120的陰極部122與陽極部124。另外，第一蓋體160a與第二蓋體160b構成的盒體中，亦可再填充不同種類的封裝材料。
圖13A為本發明再一實施例的去耦合元件的電容單元的示意圖。圖13B為電容單元在同一平面上設置於導線架上的示意圖。圖13C為沿著圖13A的F-F’線的剖面示意圖。請共同參照圖13A～圖13C，此去耦合元件107b與圖1A～圖1C、圖2A的去耦合元件100類似，相同的元件標示以相同的符號。
去耦合元件107b可具有保護層PL。圖13B、圖13C以保護層PL包覆電容單元的陰極部122為例進行說明。每一電容單元120為鉭質電容的電容單元，閥金屬層120a為鉭金屬，介電層120b為鉭氧化物，陰極導電層120d為碳膠-銀膠混合物。陽極部124至少包括一延伸導電線，電性連接於該陽極端子部114a。
更詳細而言，每一電容單元120的陽極部124可形成為至少一條延伸導電線(圖13B繪示兩條)。然而，每一電容單元120的陽極部124可形成為兩條以上的延伸導電線，有利於縮短導電路徑。
再者，請參照圖13C，使用鉭質電容作為電容單元時，彼此堆疊的陽極部124之間會有高度差產生。因此，去耦合元件107b還可包括多個導電間隙物SP，位於彼此堆疊的電容單元組CU1、CU2的電容單元120的陽極部124之間，以補償高度差。
上述的去耦合元件100～107b採用的是多端子的結構，能夠縮短相鄰端子之間的電流傳輸距離，進而降低等效串聯電感(ESL)。再者，去耦合元件100～107b利用可防止外界水氣與氧氣的保護層PL，塗佈在電容單元120的陽極部124、陰極部122或兩者，如此，可防止高溫高濕條件下陽極焊點的氧化問題，且可防止水氣滲透進入電容單元120的導電高分子層120c及介電層120b之間。
以下，將舉出幾個實施例來更進一步說明能夠有效降低等效串聯電感(ESL)的去耦合元件的結構。同樣地，在圖14～圖17C的去耦合元件也具有保護層PL的設計，可包覆電容單元的陽極部124以及陰極部122至少其中之一。但為避免圖面難以辨識，在圖14～圖17C中省略了保護層PL的繪示。
圖14為圖3的去耦合元件的多個電容單元在同一平面的排列方式的示意圖。圖15A與圖15B為本發明實施例的另兩種多個電容單元在同一平面的排列方式的示意圖。請先參照圖14，電容單元120的陰極部122是在長度方向DL上彼此相鄰設置，且電容單元120的陽極部124是在寬度方向DW上彼此相鄰設置。由圖12可看出，在多個端子之間形成一電流傳輸距離P，亦即，在陽極部124與陰極部122之間具有該電流傳輸距離P。
請再參照圖15A與圖15B，多個電容單元120於一設定方向(即寬度方向DW)上排列，且相鄰兩個電容單元120的陽極部124以預定的間隔數D而彼此交錯設置，D大於等於1。
比較圖14、圖15A與圖15B，在圖15A與圖15B中，反而長度較長的一側被視為寬度方向DW，長度較短的一側被視為長度方向DL，亦即，圖15A與圖15B是「逆轉型」的去耦合元件。
更詳細而言，在圖15A的去耦合元件108a中，從左方算起第一個電容單元120的陽極部124是朝向下方，從左方算起第二個、第三個的電容單元120的陽極部124是朝向上方，從左方算起第四個的電容單元120的陽極部124是朝向下方；也就是說，每隔兩個(間隔數D等於2)陽極部124，陽極部124就會改變朝向(往上方或往下方)而彼此交錯設置。特別是，圖15A的電流傳輸路徑P相對於圖12的電流傳輸路徑P是較短的，且較短的電流傳輸路徑P可產生降低等效串聯電感(ESL)的效果。
同樣地，在圖15B的去耦合元件108b中，從左方算起，電容單元120的陽極部124是每隔一個(間隔數D等於1)就改變朝向，亦即，從左邊算起，電容單元120的陽極部122分別朝向下方、上方、下方與上方。如此一來，圖15B的去耦合元件108b除了可縮短電流傳輸路徑P之外，相對於圖15A的去耦合元件108a之部分電容單元(圖15A中間的兩個電容單元120)之間沒有電流傳輸的情形，圖15B的去耦合元件108b可使相鄰的電容單元120之間全部都進行電流傳輸作用。
由上述可知，圖15A與圖15B的「逆轉型」去耦合元件108a、108b可以進一步縮短電流傳輸路徑P，進而再降低等效串聯電感。
圖16A～圖16C為本發明實施例的又一種具有多端子結構的去耦合元件的示意圖，其中，圖16A為去耦合元件的導線架的示意圖，圖16B為多個電容單元於同一平面上排列於導線架的示意圖，圖16C為從底面觀看該去耦合元件的示意圖。
可參照圖16A～圖16C來理解此去耦合元件109a的結構。如圖16A所示，導線架110包括：陰極端子部112，及位於陰極端子部112的兩端而彼此對向的至少兩個陽極端子部114a、114b，兩個陽極端子部114a、114b是利用導電線116而彼此電性相連。可注意到，陰極端子部112與兩個陽極端子部114a、114b可構成八端子結構T1～T8，且兩者之間利用絕緣層130使陰極端子部112與陽極端子部114a、114b彼此電性絕緣。
如圖16B所示，多數個電容單元120位於同一平面上以4個一組的方式排列成電容單元組，而構成具有八個端子結構T1～T8的去耦合元件109a。更詳細而言，在圖16A～圖16C的實施例中，陰極端子部112與陽極端子部114a、114b包括：多數個端子結構T1～T8，這些端子結構T1～T8彼此相鄰排列，且相鄰的電容單元120的陽極部114a、114b與陰極部112是交替排列。
如圖16C所示，由於端子結構T1～T8的數量增加，兩個相鄰的端子結構之間的電流傳輸路徑P可縮短，可降低等效串聯電感(ESL)。
圖17A～圖17C為本發明實施例的再一種具有多端子結構的去耦合元件的示意圖，其中，圖17A為去耦合元件的導線架的示意圖，圖17B為多個電容單元於同一平面上排列於導線架的示意圖，圖17C為從底面觀看該去耦合元件的示意圖。
圖17A～圖17C的去耦合元件109b與圖16A～圖16C的去耦合元件109a類似，相同的元件標示以相同的符號。值得注意的是，圖17A～圖17C利用導線架110與多數個電容單元120的排列方式，形成了十個端子結構T1～T10。由於端子結構T1～T10進一步增加數量，兩個相鄰的端子結構之間的電流傳輸路徑P可進一步縮短，可更有效地降低等效串聯電感(ESL)。
圖18為本發明一實施例的去耦合元件與市售的去耦合元件之濾波效能曲線比較圖。
本發明實施例的去耦合元件是利用4個一組的電容單元120在同一平面進行排列(如圖3所示的排列方式)且堆疊了4層，此去耦合元件的等效串聯電阻在100 KHz時為1 mΩ，以曲線210來表示。習知的貫通型去耦合元件以曲線220來表示。圖18的縱軸為穿透訊號/入射訊號的比值；橫軸為去耦合元件的運作頻率。
請參照圖18，可見到貫通型去耦合元件(曲線220)在高頻率(100 MHz以上)時，濾波效能明顯變差(曲線220往上遞增)；然而，本發明實施例的去耦合元件(曲線210)在高頻率(100 MHz)時仍有極佳的濾波效能(曲線210往下降)；亦即，在高頻率(100 MHz以上)時，本發明的實施例的去耦合元件的(穿透訊號/入射訊號)的比值相較於貫通型去耦合元件的比值是較低的。 [多個電容單元交錯堆疊並聯排列的去耦合元件]
圖19為本發明又一實施例的去耦合元件的剖面示意圖。請參照圖19，在此去耦合元件200中，多個電容單元120彼此交錯堆疊並聯排列，且設置在導線架110上。
請參照圖19，所謂的交互堆疊型去耦合元件200是：導線架110具有兩個陽極端子部114a、114b，及位於兩個陽極端子部114a、114b之間的陰極端子部112a。電容單元120則使用片狀型電容單元，每一片狀電容單元120具有彼此對向的一個陰極部122與一個陽極部124。電容單元120堆疊於導線架110上，且電容單元120的堆疊方式是：以電容單元120的陰極部122為對稱中心使片狀電容單元120交替堆疊，且陽極部124以一左一右的方式而設置。並且，使陰極部122與陰極端子部112a電性連接，陽極部124與陽極端子部114a、114b電性連接。
同樣地，去耦合元件200可具有保護層PL以及封裝元件160，可防止高溫高濕條件下陽極焊點的氧化問題，且可防止水氣滲透進入電容單元120的導電高分子層及介電層之間所造成的假性電容現象。
圖7的實施例的封裝元件160採用如圖7所示的封裝層；然而，也可採用圖12繪示的第一蓋體160a與第二蓋體160b。 [去耦合元件的製造方法]
圖20為本發明的實施例的一種去耦合元件的製造方法的步驟流程示意圖。請參照圖20，去耦合元件的製造方法300包括步驟S310～S340。
可參考上述圖1～圖19所示的任一種去耦合元件來相互參照，以理解本發明實施例的去耦合元件的製造方法。
首先，在步驟S310中，提供導線架，包括：陰極端子部，及位於陰極端子部的兩端而彼此對向的至少兩個陽極端子部，兩陽極端子部是利用導電線而彼此電性相連。
接著，在步驟S320中，提供多數個電容單元，這些電容單元相互並聯且設置在導線架上，每一電容單元具有彼此對向的陰極部與陽極部，陰極部電性連接到陰極端子部，陽極部電性連接到陽極端子部。
繼之，在步驟S330中，提供保護層，至少包覆電容單元的陽極部與陰極部至少其中之一。
之後，在步驟S340中，提供封裝元件，覆蓋導線架、電容單元以及保護層，且封裝元件露出導線架的底面。
上述去耦合元件的製造方法300中，關於任一元件的詳細說明均已於圖1～圖19中詳細敘述，在此不予以重述。
表格一說明去耦合元件的陽極部，經過高溫高濕處理過程後的良率變化，可看出：塗佈有保護層的去耦合元件、與不塗佈有保護層的去耦合元件，在經過不同高溫高濕度的環境下之後所得到的製作良率的數值比較，其中，+代表只在電容單元的陽極部上包覆保護層，+-代表在電容單元的陽極部與陰極部上都包覆保護層。
從表格一可看出，若有保護層保護陽極部，即使經過高溫高濕處理，仍能維持一定的製作良率(如實例3~5)。另外，比較實例1～2與實例3～5可知，所使用的材料的抗水氣特性也會影響到製作良率。
表格二說明去耦合元件的陰極部，經過高溫高濕處理過程後，因水氣進入到陰極部所造成的假性電容量的變化。可看出：塗佈有保護層的去耦合元件、與不塗佈有保護層的去耦合元件，在經過不同高溫高濕度的環境下之後所得到的電容容量的數值比較，其中，+代表只在電容單元的陽極部上包覆保護層，+-在電容單元的陽極部與陰極部上都包覆保護層。
從表格二可看出，若有保護層保護陽極部和陰極部，即使經過高溫高濕處理，可抑制假性容量產生。(如實例1~5)，若沒有保護層保護陽極部和陰極部，水氣所造成的假性容量會較高(如比較例)。
簡言之，將去耦合元件封裝後，再以90℃、相對濕度95%環境下，通入6.3伏特的電壓進行2～6小時的測試；然後，經真空加熱105℃處理後再量測去耦合元件的特性，並比較電容容量的變化率。
從表格一與表格二的結果顯示，若是將150℃乾燥2小時、置放於真空8小時所量測的電容值設定為100，則填充有保護層的去耦合元件的樣品(實例1～實例3)在恆溫恆濕環境中，容量變化幅度可小於8%；未填充保護層的去耦合元件(比較例)的容量變化幅度則大於16%(存在假性電容而導致的結果)。
另外，實例1～實例3的樣品的製程良率也有效提升，最高可達90%以上；但比較例之未填充保護層的去耦合元件的製程良率則為較低的47%(因水氣、高溫所造成的內部元件損壞提高)。
由此可知，本發明實施例使用保護層的去耦合元件可達到相當優越的技術效果，與沒有保護層的去耦合元件相比，本發明實施例的去耦合元件可大幅度地提昇電容穩定性與元件製作良率。
圖21為本實施例具有保護層的去耦合元件和未具有保護層的去耦合元件的漏電流的曲線圖。請參照圖21，縱軸為漏電流(LC)的數值(μA)，橫軸為在老化測試(aged)；90℃ 95%RH；105℃高溫500小時；105℃高溫1000小時等狀況，測試條件由左到右持續並累加，通入電壓6.3伏特的去耦合元件的漏電流。
請參見圖21，曲線A為本發明實施例的具有保護層的去耦合元件的漏電流，曲線B為不具有保護層的去耦合元件的漏電流，比較曲線A與曲線B可知，本實施例具有保護層的去耦合元件的漏電流是較低的，並且，隨著測試的時間越久(1,000小時)，本發明實施例的具有保護層的去耦合元件的漏電流相當低。
圖22為本實施例具有保護層的去耦合元件、未具有保護層的去耦合元件的良品、以及未具有保護層的去耦合元件的不良品的電容量變化百分比的曲線圖。請參照圖22，縱軸為電容量變化百分比(△Cap)的數值(%)，橫軸為在老化測試；90℃95%RH；105℃高溫500小時；105℃高溫1000小時等狀況，測試條件由左到右持續並累加，通入電壓6.3伏特的去耦合元件的電容量變化百分比。
請參見圖22，曲線A為本發明實施例的具有保護層的去耦合元件的電容量變化百分比曲線，曲線B為不具有保護層的去耦合元件(良品)的電容量變化百分比曲線，曲線C為不具有保護層的去耦合元件(不良品)的電容量變化百分比曲線。比較曲線A、曲線B與曲線C可知，本實施例具有保護層的去耦合元件的電容量變化百分比曲線變動是最低的，而曲線C的電容量變化百分比曲線變動最大。另外，即使是曲線B的不具有保護層的去耦合元件(良品)的電容量變化百分比曲線也存在些微的變動。由此可知，本發明實施例的去耦合元件具有穩定的電容量變化。
圖23為本實施例具有保護層的去耦合元件和未具有保護層的去耦合元件的損耗因子(DF)的曲線圖。請參照圖23，縱軸為損耗因子(DF)的百分比(%)，橫軸為在老化測試；90℃95%RH；105℃高溫500小時；105℃高溫1000小時等狀況，測試條件由左到右持續並累加，通入電壓6.3伏特的去耦合元件的損耗因子。損耗因子(DF)是去耦合元件在電場作用下，單位時間內因發熱而消耗的能量。
請參見圖23，曲線A為本發明實施例的具有保護層的去耦合元件的損耗因子，曲線B為不具有保護層的去耦合元件的損耗因子，比較曲線A與曲線B可知，本實施例具有保護層的去耦合元件的損耗因子是較低的，不具有保護層的去耦合元件的損耗因子則較高，特別是在105℃高溫500小時的狀態下的損耗因子相當高。
圖24為本實施例具有保護層的去耦合元件和未具有保護層的去耦合元件的等效串聯電阻的曲線圖。請參照圖24，縱軸為去耦合元件在100kHz的狀態下運作的等效串聯電阻(ESR)的數值(mΩ)，橫軸為在老化測試；90℃95%RH；105℃高溫500小時；105℃高溫1000小時等狀況，測試條件由左到右持續並累加，通入電壓6.3伏特的去耦合元件的等效串聯電阻。
請參見圖24，曲線A為本發明實施例的具有保護層的去耦合元件的等效串聯電阻，曲線B為不具有保護層的去耦合元件的等效串聯電阻，比較曲線A與曲線B可知，本實施例具有保護層的去耦合元件的等效串聯電阻是較低的，不具有保護層的去耦合元件的等效串聯電阻則較高。
綜上所述，本發明的去耦合元件至少具有以下優點：保護層覆蓋於電容單元的陽極部與陰極部至少其中之一，且保護層位於電容單元與封裝元件之間，因此能夠有效地防止來自外界的水氣、熱能進入到陽極部之間的陽極焊點，且還可防止水氣進入到電容單元的導電高分子層與介電層之間，可確保去耦合元件具有良好的元件特性。
另外，多數個電容單元可採用在同一平面排列且彼此並聯的方式，或者採用彼此交錯堆疊並聯排列的方式，來進行電容單元於導線架上的堆疊；其中，在同一平面排列且彼此並聯的方式相當簡單，且可有效地降低等效串聯電阻。
再者，去耦合元件可對於導線架與電容單元的排列方式進行設計以形成多端子結構，如此一來，可縮短多個端子之間的電流傳輸路徑，進而降低等效串聯電感。
並且，可利用於去耦合元件的兩個陽極部之間形成的傳輸線結構。此傳輸線結構在高頻運作時可產生電感，且電感與電容會形成等效濾波電路，而進一步使去耦合元件具有濾波效應。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、101～107b．．．去耦合元件
108a～108b、109a～109b、200．．．去耦合元件
110．．．導線架
112．．．陰極端子部
112a、112b．．．子陰極端子部
114a、114b．．．陽極端子部
116、116a．．．導電線
118．．．粗糙化結構
120．．．電容單元
120a．．．閥金屬層
120b．．．介電層
120c．．．導電高分子層
120d．．．陰極導電層
122．．．陰極部
124．．．陽極部
126．．．絕緣部
130．．．絕緣層
140．．．導電膠
150．．．具有電感特性的元件
160．．．封裝元件
160a．．．第一蓋體
160a1．．．第一蓋體的延伸部
160b．．．第二蓋體
170．．．嵌接結構
180．．．陶瓷電容
190．．．電磁波阻隔板
210～220、A～C．．．曲線
300．．．去耦合元件的製造方法
S310～S340．．．步驟
400．．．固態電解電容器
410．．．電容單元
412．．．陰極部
414．．．陽極部
420．．．導線架
422．．．陰極端子
424．．．陽極端子
430．．．陽極焊點
BS．．．底面
CU1．．．第一電容單元組
CU2．．．第二電容單元組
CU3．．．第三電容單元組
CU4．．．第四電容單元組
C．．．電容
D．．．間隔數
DL．．．長度方向
DW．．．寬度方向
H．．．熱能
L．．．電感
P．．．電流傳輸距離
PL．．．保護層
R．．．封裝層
S．．．空隙
SP．．．導電間隙物
T1～T10．．．端子結構
W．．．水氣
圖1A～圖1C為本發明實施例的一種去耦合元件的導線架與電容單元的示意圖。
圖2A與圖2B分別為本發明實施例的一種去耦合元件及其等效電路的示意圖，其中，在同一平面上排列的電容單元設置於導線架上。
圖3為本發明實施例的另一種去耦合元件的示意圖。
圖4為本發明實施例的又一種去耦合元件的剖面示意圖，圖4的剖面是由圖2A的B-B’線方向來觀看而得。
圖5為本發明另一實施例的去耦合元件的示意圖，其中省略了電容單元。
圖6為本發明又一實施例的去耦合元件的示意圖，其中省略了電容單元。
圖7為本發明再一實施例的去耦合元件的剖面示意圖。
圖8為由圖7的底面來觀看該去耦合元件的示意圖。
圖9A～圖9C分別為沿著圖8中的C-C’線、D-D’線與E-E’線的剖面示意圖，圖9A～圖9C中省略電容單元的繪示。
圖10為本發明實施例的再一種去耦合元件的示意圖。
圖11為本發明實施例的又一種去耦合元件的示意圖。
圖12A～圖12B為本發明又兩個實施例的去耦合元件的剖面示意圖。
圖13A為本發明再一實施例的去耦合元件的電容單元的示意圖。
圖13B為電容單元在同一平面上設置於導線架上的示意圖。
圖13C為沿著圖13A的F-F’線的剖面示意圖。
圖14為圖3的去耦合元件的多個電容單元在同一平面的排列方式的示意圖。
圖15A與圖15B為本發明實施例的另兩種多個電容單元在同一平面的排列方式的示意圖。
圖16A～圖16C為本發明實施例的又一種具有多端子結構的去耦合元件的示意圖，其中，圖16A為去耦合元件的導線架的示意圖，圖16B為多個電容單元於同一平面上排列於導線架的示意圖，圖16C為從底面觀看該去耦合元件的示意圖。
圖17A～圖17C為本發明實施例的再一種具有多端子結構的去耦合元件的示意圖，其中，圖17A為去耦合元件的導線架的示意圖，圖17B為多個電容單元於同一平面上排列於導線架的示意圖，圖17C為從底面觀看該去耦合元件的示意圖。
圖18為本發明一實施例的去耦合元件與市售的去耦合元件之濾波效能曲線比較圖。
圖19為本發明又一實施例的去耦合元件的剖面示意圖。
圖20為本發明的實施例的一種去耦合元件的製造方法的步驟流程示意圖。
圖21為本實施例具有保護層的去耦合元件和未具有保護層的去耦合元件的漏電流的曲線圖。
圖22為本實施例具有保護層的去耦合元件、未具有保護層的去耦合元件的良品、以及未具有保護層的去耦合元件的不良品的電容的曲線圖。
圖23為本實施例具有保護層的去耦合元件和未具有保護層的去耦合元件的損耗因子(DF)的曲線圖。
圖24為本實施例具有保護層的去耦合元件和未具有保護層的去耦合元件的等效串聯電阻的曲線圖。
圖25為習知的固態電解電容器的局部示意圖。
107a．．．去耦合元件
110．．．導線架
112a．．．陰極端子部
114a、114b．．．陽極端子部
118．．．粗糙化結構
120．．．電容單元
122．．．陰極部
124．．．陽極部
140．．．導電膠
160a．．．第一蓋體
160a1．．．第一蓋體的延伸部
160b．．．第二蓋體
170．．．嵌接結構
PL．．．保護層

权利要求:
Claims (25)
[1] 一種去耦合元件，包括：一導線架，包括：一陰極端子部，及位於該陰極端子部的兩端而彼此對向的至少兩個陽極端子部，兩該些陽極端子部是利用一導電線而彼此電性相連；以及多數個電容單元，該些電容單元相互並聯且設置在該導線架上，每一該些電容單元具有彼此對向的一陰極部與一陽極部，該陰極部電性連接到該陰極端子部，該陽極部電性連接到該陽極端子部；一保護層，至少包覆該些電容單元的該陽極部與該陰極部至少其中之一；以及一封裝元件，覆蓋該導線架、該些電容單元以及該保護層，且該封裝元件露出該導線架的底面。
[2] 如申請專利範圍第1項所述的去耦合元件，其中，該保護層的材料是選自於矽樹脂、矽橡膠、環氧樹脂、聚醯亞胺、聚四氟乙烯、聚氨基甲酸酯、液晶塑膠及其組合。
[3] 如申請專利範圍第1項所述的去耦合元件，其中，該些電容單元位於同一平面上彼此並聯排列，且設置在該導線架上。
[4] 如申請專利範圍第1項所述的去耦合元件，其中，該些電容單元彼此交錯堆疊並聯排列，且設置在該導線架上。
[5] 如申請專利範圍第1項所述的去耦合元件，更包括：多個導電間隙物，位於彼此堆疊的該些電容單元的該些陽極部之間。
[6] 如申請專利範圍第1項所述的去耦合元件，其中，該陰極端子部具有一空隙，且該導電線設置於該空隙中。
[7] 如申請專利範圍第1項所述的去耦合元件，其中，該導電線為連續彎曲結構。
[8] 如申請專利範圍第1項所述的去耦合元件，更包括一具有電感特性的元件，串聯或並聯於該導電線。
[9] 如申請專利範圍第1項所述的去耦合元件，其中，該陰極端子部更包括：一粗糙化結構，位於該陰極端子部的表面。
[10] 如申請專利範圍第1項所述的去耦合元件，其中，該封裝元件為一封裝層，該封裝層部分包覆該些電容單元以及該導線架，該封裝層露出該陰極端子部與該些陽極端子部的底面。
[11] 如申請專利範圍第10項所述的去耦合元件，其中，該陰極端子部與該些陽極端子部更包括：一嵌接結構，設置於該陰極端子部的邊緣以及該些陽極端子部的邊緣，且該嵌接結構卡合於該封裝層中。
[12] 如申請專利範圍第10項所述的去耦合元件，其中，該封裝層完全包覆該導電線或露出部分該導電線。
[13] 如申請專利範圍第1項所述的去耦合元件，其中，該封裝元件包括：彼此對向的一第一蓋體以及一第二蓋體，該第一蓋體與該第二蓋體包覆該些電容單元，且該第一蓋體露出該陰極端子部與該些陽極端子部的底面。
[14] 如申請專利範圍第13項所述的去耦合元件，其中，該陰極端子部與該些陽極端子部更包括：一嵌接結構，設置於該陰極端子部的邊緣以及該些陽極端子部的邊緣，且該嵌接結構卡合於該第一蓋體。
[15] 如申請專利範圍第1項所述的去耦合元件，其中，該封裝元件包括：一第一蓋體以及一封裝層，該第一蓋體露出該陰極端子部與該些陽極端子部的底面，且該封裝層填入到該第一蓋體中，該第一蓋體與該封裝層包覆該些電容單元。
[16] 如申請專利範圍第1項所述的去耦合元件，更包括：至少一陶瓷電容，並聯於該陰極端子部與該些陽極端子部之間。
[17] 如申請專利範圍第1項所述的去耦合元件，更包括：一電磁波阻隔板，覆蓋於該些電容單元的上方。
[18] 如申請專利範圍第17項所述的去耦合元件，其中，該電磁波阻隔板與該些電容單元為電性連接。
[19] 如申請專利範圍第1項所述的去耦合元件，其中，每一該些電容單元包括：一閥金屬層；一介電層，形成於該閥金屬層上；一導電高分子層，形成於該介電層上；以及一陰極導電層，形成於該導電高分子層上。
[20] 如申請專利範圍第19項所述的去耦合元件，其中，每一該些電容單元為鉭質電容的電容單元，該閥金屬層為鉭金屬，該介電層為鉭氧化物，該陰極導電層為碳膠-銀膠混合物，其中，該陽極部至少包括一延伸導電線，電性連接於該陽極端子部。
[21] 如申請專利範圍第19項所述的去耦合元件，其中，該閥金屬層的材質選自於鋁、鉭、鈮、氧化鈮、鈦及其組合，且該介電層為該閥金屬層的金屬氧化物。
[22] 如申請專利範圍第1項所述的去耦合元件，更包括：一絕緣層，設置於該導電線上方，該絕緣層使該陰極端子部與該些陽極端子部彼此電性絕緣。
[23] 如申請專利範圍第1項所述的去耦合元件，其中該些電容單元於一設定方向上排列，且相鄰兩該些電容單元的該些陽極部以預定的間隔數D而彼此交錯設置，D大於等於1。
[24] 如申請專利範圍第1項所述的去耦合元件，其中該陰極端子部與該些陽極端子部包括：多數個端子結構，該些端子結構彼此相鄰排列，且相鄰的該些電容單元的該陽極部與該陰極部是交替排列。
[25] 一種去耦合元件的製造方法，包括：提供一導線架，包括：一陰極端子部，及位於該陰極端子部的兩端而彼此對向的至少兩個陽極端子部，兩該些陽極端子部是利用一導電線而彼此電性相連；以及提供多數個電容單元，該些電容單元相互並聯且設置在該導線架上，每一該些電容單元具有彼此對向的一陰極部與一陽極部，該陰極部電性連接到該陰極端子部，該陽極部電性連接到該陽極端子部；提供一保護層，至少包覆該些電容單元的該陽極部與該陰極部至少其中之一；以及提供一封裝元件，覆蓋該導線架、該些電容單元以及該保護層，且該封裝元件露出該導線架的底面。

类似技术:

公开号 | 公开日 | 专利标题

TWI511172B|2015-12-01|去耦合元件及其製造方法

US6504705B2|2003-01-07|Electrolytic capacitor, circuit board containing electrolytic capacitor, and method for producing the same

US20140301016A1|2014-10-09|Capacitor component

TWI421888B|2014-01-01|具有多端產品引出腳之堆疊式固態電解電容器

US9058933B2|2015-06-16|Decoupling device including a plurality of capacitor unit arrayed in a same plane

TWI502611B|2015-10-01|用於降低等效串聯電阻的固態電解電容器封裝結構及其製作方法

US7957120B2|2011-06-07|Capacitor chip and method for manufacturing same

JP2003332173A|2003-11-21|コンデンサ素子、固体電解コンデンサおよびコンデンサ内蔵基板

US9105398B2|2015-08-11|Method of manufacturing a stacked-type solid electrolytic capacitor package structure having a plurality of negative lead pins

TW201812319A|2018-04-01|高效能且可靠的固態電解鉭質電容器及篩選方法

CN209199782U|2019-08-02|一种用parylene作为介电质层的积层式电容器

JP2002313669A|2002-10-25|電子部品

JP2776330B2|1998-07-16|固体電解コンデンサ及びその製造方法

TW201409508A|2014-03-01|固體電解電容器

KR101983177B1|2019-05-29|복합 전자부품 및 그 실장 기판

JP2013172146A|2013-09-02|固体電解コンデンサ

KR20160012060A|2016-02-02|복합 전자부품 및 그 실장 기판

TWM452434U|2013-05-01|改良式堆疊型固態電解電容器封裝結構

JP5886766B2|2016-03-16|固体電解コンデンサ

TW201327598A|2013-07-01|電容單元及堆疊式固態電解電容器

JP2004119828A|2004-04-15|電解コンデンサ

JP2009295603A|2009-12-17|固体電解コンデンサ

同族专利:

公开号 | 公开日

TWI511172B|2015-12-01|

US8922976B2|2014-12-30|

US20130120903A1|2013-05-16|

CN103107021B|2016-04-13|

JP2013106039A|2013-05-30|

JP5535286B2|2014-07-02|

CN103107021A|2013-05-15|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JPS6018537U|1983-07-13|1985-02-07|||

JPH0262716U|1988-10-28|1990-05-10|||

JP2778528B2|1995-06-22|1998-07-23|日本電気株式会社|チップ型固体電解コンデンサ|

JP3881480B2|1999-10-14|2007-02-14|ローム株式会社|固体電解コンデンサおよびその製法|

JP2002110461A|2000-09-29|2002-04-12|Nippon Chemicon Corp|チップ型固体電解コンデンサ|

US6970344B2|2003-03-04|2005-11-29|Nec Tokin Corporation|Stacked solid electrolytic capacitor and stacked transmission line element|

JP3869822B2|2003-07-14|2007-01-17|Ｎｅｃトーキン株式会社|表面実装薄型コンデンサ|

US7551424B2|2004-03-30|2009-06-23|Rohm Co., Ltd.|Solid electrolytic capacitor|

JP4450378B2|2004-10-27|2010-04-14|Ｎｅｃトーキン株式会社|表面実装型コンデンサ及びその製造方法|

JP4743507B2|2004-11-29|2011-08-10|昭和電工株式会社|固体電解コンデンサ用多孔質陽極体、その製造方法、及び固体電解コンデンサ|

JP2007042932A|2005-08-04|2007-02-15|Nec Tokin Corp|固体電解コンデンサおよび分布定数型ノイズフィルタ|

JP5045058B2|2006-10-25|2012-10-10|パナソニック株式会社|π型フィルタ|

JP4889039B2|2007-09-20|2012-02-29|Ｎｅｃトーキン株式会社|表面実装型コンデンサケース及び表面実装型コンデンサ|

CN101861632B|2007-11-15|2012-08-08|松下电器产业株式会社|片式固体电解电容器和片式滤波器|

JP5114264B2|2008-03-26|2013-01-09|三洋電機株式会社|固体電解コンデンサおよびその製造方法|

JP2009252764A|2008-04-01|2009-10-29|Panasonic Corp|電子部品内蔵配線基板|

JP2010027900A|2008-07-22|2010-02-04|Nichicon Corp|積層型固体電解コンデンサ|

JP5294311B2|2008-09-29|2013-09-18|ニチコン株式会社|固体電解コンデンサ|

TW201030786A|2009-02-02|2010-08-16|Apaq Technology Co Ltd|Protection structure for main body of solid state electrolyte capacitor|

JP5073011B2|2010-06-10|2012-11-14|佐賀三洋工業株式会社|固体電解コンデンサ及びその製造方法|

US8373972B2|2010-10-20|2013-02-12|Apaq Technology Co., Ltd.|Solid electrolytic capacitor having a protective structure and method for manufacturing the same|US9392691B2|2014-07-16|2016-07-12|International Business Machines Corporation|Multi-stacked electronic device with defect-free solder connection|

WO2016111512A1|2015-01-09|2016-07-14|Samsung Electronics Co., Ltd.|Semiconductor package and method of manufacturing the same|

JP6729153B2|2016-08-08|2020-07-22|株式会社村田製作所|固体電解コンデンサ|

CN110853920B|2019-11-12|2021-10-01|株洲宏达电子股份有限公司|固态钽电容器及其制作工艺|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

TW100141045A|TWI511172B|2011-11-10|2011-11-10|去耦合元件及其製造方法|TW100141045A| TWI511172B|2011-11-10|2011-11-10|去耦合元件及其製造方法|

CN201110447553.8A| CN103107021B|2011-11-10|2011-12-23|去耦合元件及其制造方法|

US13/350,813| US8922976B2|2011-11-10|2012-01-15|Decoupling device and fabricating method thereof|

JP2012189169A| JP5535286B2|2011-11-10|2012-08-29|デカップリングデバイス及びその製造方法|

[返回顶部]